Накопичує суматор (НС) зазвичай являє собою сукупність сумматора комбінаційного типу та регістра (який зберігає результати підсумовування як поточні, так і остаточні). Працює такий суматор за формулою Si = Si-1 + A, (формула 1.1) де
Si -поточна сума,
Si-1 -Попередня (на попередньому циклі підсумовування),
А - чергове поточний доданок.
Результат заміщає старе значення суми. Чергове поповнення доданка тактується синхроімпульсами. З огляду на такі особливості функцио-вання накопичують суматори називаються іноді акумуляторами. На схемах суматори позначаються SM. У російських серіях інтегральних мікросхем (ІМС), відповідно - ІР (наприклад-К155ІМ3). В американських
серіях вони окремо не позначаються: SN40S08N. Інтегральні мікросхеми містять, як правило, чотирирозрядні комбінаційні суматори. Найчастіше застосовують чотирирозрядні суматори комбінаційного типу. Крім вихідних розрядів суми і виходу переносу в суматорах передбачений вхід розширення С для об'єднання сумматоров з метою підвищення розрядності.
Багаторозрядні суматори можна побудувати, вдавшись до об'єднання синхронізуючих входів, а також з'єднанню відповідних входів і виходів перенесення кількох базових сумматоров.
Ці суматори є ядром арифметико-логічних пристроїв (АЛП). без яких, в свою чергу, не було б процесорів. По суті, ці пристрої є інтегральними мікросхемами, без яких не обходиться
жоден комп'ютер в цілому, ні скільки-небудь складне цифровий пристрій.
де необхідно виконувати аріфметічесіе операції.
На підставі формули 1.1, опісивающе по суті алгоритм роботи НС можна запропонувати структурну схему, наведену на рис 1.1. Схема працює в такий спосіб: Перед початком підсумовування регістр встановлюється в нульовий стан по входу R. Після надходження слів в суматор відбувається обробка результату, тобто перевіряється перенесення і відбувається власне підсумовування. З виходів суматора результат суми надходить на регістр (РГ), який служить для зберігання інформації і затримки сигналу на один такт. Природно, сигнали через нього проходитимуть в тому випадку, якщо відкритий вхід синхронізації. Потім з виходів регістру сигнали надходять в якості другого доданка (20-ти розрядного) на суматор. Такий цикл повторюється до тих пір, поки не припиниться подача послідовності кодів або сума не перевищить розрядність 20 (в цьому випадку акумулятор скидається в 0 (див. Документ Е1)).
Рис 1.1 Структурна схема накопичується суматора