Як приклад на рис. 8.9 показаний принцип збільшення розрядності 8-входовую шифратора до 10-входовую.
Сигнали і блокують входи молодших розрядів - шифратора, встановлюючи високий рівень сигналу на вході МСГ. Також сигнали і формують четвертий розряд на виході І-НЕ, а сигнал на виході логічного елемента І формує молодший розряд цифри 9 (порозрядне АБО).
На рис. 8.10 представлений варіант нарощування розрядності шифраторів, що дозволяє подвоїти число входів.
Вихід ІС, обробної сигнали, які мають більший пріоритет, з'єднується з входом ЕI ІС, обробної сигнали з меншим пріоритетом. Якщо на входи ІВ, обрабат
вающей сигнали з великим пріоритетом, не надходить жодного активного сигналу, то значення виходу встановлюється рівним 0 і тим самим дозволяється обробка вхідних сигналів з меншим пріоритетом, що надходять на відповідні сигнали з великим пріоритетом, автоматично замикає все ІС, обробні сигнали з меншим пріоритетом. Старший вихідний розряд шифратора береться з виходу шифратора з меншим пріоритетом, оскільки високий рівень на ньому встановлюється при наявності вхідних сигналів на входах попереднього (старшого) шифратора. ІС.
На наведеному малюнку керуючий вхід старшої за пріоритетом МСГ (D 1) заземлений, чим забезпечено її активний стан. Дозволяючий сигнал по виходу цієї ж МСГ з'єднаний зі входом МСГ (D 2), обробній сигнали з низьким пріоритетом. Вихідні розряди однакових ваг обох мікросхем - попарно об'єднані через логічне АБО, наприклад:
Старший розряд береться з виходу МСГ (D 2), оскільки при наявності сигналів з високим пріоритетом на входах D 1 на її виході = 1, внаслідок чого на виході МСГ (D 2) - високий рівень.