Винахід належить до обчислювальної техніки. Технічний результат полягає в підвищенні швидкодії і розширення переліку виконуваних елементарних операцій (ЕО). Зсувний регістр (СР) містить в кожному розряді два RS-тригера (5, 6), чотири логічних елемента І (1-4), два елементи АБО (7, 8), інформаційний вхід (15), інформаційні виходи (16), шини управління прийомом коду в тригери (9, 10). Зсувний регістр дозволяє підвищити швидкодію в 2 рази і розширити перелік виконуваних ЕО в 5 (п'ять) разів, при цьому число входів логічних елементів СР збільшується на 20% в порівнянні з відомими пристроями. 1 з.п. ф-ли, 2 мул.
Винахід відноситься до цифрової обчислювальної техніки і може бути використано в процесорах ЕОМ і в пристроях цифрової автоматики. Технічним результатом є спрощення устрою, розширення переліку виконуваних операцій і підвищення швидкодії обчислень при мінімальних витратах обладнання. Кожен розряд пристрою містить один RS-тригер, вісім елементів І, три елементи АБО, чотири елементи НЕ, шість шин управління. 1 з.п. ф-ли, 1 мул.
Винахід належить до обчислювальної техніки. Технічний результат полягає у спрощенні перетворювача і розширенні його функціональних можливостей. Пристрій забезпечує перетворення вхідного послідовного коду в ряді довжин кодів з видачею результату операції фрагментами паралельно-послідовного коду з виявленням інформаційної помилки і збою бітової синхронізації і формування сигналу готовності результату за допомогою виявлення паузи з програмованим порогом. 2 мул.
Винахід належить до обчислювальної техніки і призначене для виконання операції перетворення послідовного двійкового коду в паралельний код. Технічним результатом є розширення функціональних можливостей перетворювача шляхом забезпечення можливості програмування довжини перетворення, формування сигналів контролю, збільшення тривалості часу готовності і формування сигналу готовності за рахунок виявлення паузи по відсутності зсувних імпульсів бітової синхронізації за допомогою програмованого порога. Пристрій містить зсувний регістр, лічильник бітів, буферний регістр, компаратор, обнаружитель паузи, блок контролю, формувач імпульсів запису інформації в буферний регістр. 4 мул.
Винахід відноситься до автоматики та обчислювальної техніки і призначене для виконання операції перетворення паралельного коду в послідовний код повідомлення з програмованою тривалістю паузи початку перетворення після запуску перетворювача і програмованим форматом перетворення, формування синхроімпульсів супроводу повідомлення, трьох бітів стану і контрольного біта парності із забезпеченням програмної можливості вставки його в кінець повідомлення і може бути використаний при побудові контролерів лока ьной мережі. Технічним результатом є розширення області використання перетворювача і скорочення обсягу його обладнання. Пристрій містить лічильник, сдвігатель, три елементи І-НЕ, тригер пуску, компаратор, елемент АБО-НЕ, шість елементів І. 2 мул.
Пристрій перетворення послідовного коду в паралельний належить до обчислювальної техніки і може бути використано для перетворення біполярного трирівневого послідовного коду в однополярний паралельний код. Винахід дозволяє підвищити швидкість передачі інформації за рахунок скорочення часу передачі інформаційного біта. Для цього пристрій містить узгоджувальний трансформатор, два однополуперіодних випрямляча, два елементи НЕ, два D-тригера, п'ять елементів АБО - НЕ, таймер, лічильник, лічильник по модулю два, дешифратор, елемент І і зсувний регістр. Наявність двох D-тригерів і таймера дозволяє знизити ймовірність втрати інформації в каналі зв'язку за рахунок підвищення перешкодозахищеності пристрою. 2 мул.
Винахід відноситься до автоматики та обчислювальної техніки і призначене для використання в цифрових системах обміну масивами даних між пристроями. Мета винаходу - підвищення точності і швидкодії перетворювача, а також розширення його області застосування за рахунок можливості перетворення слів різної довжини. Перетворювач містить розподільник 1 імпульсів, формувач 2 серії імпульсів, тригер 3, перший, другий і третій лічильники 4 - 6, вхідний регістр 7, блок 8 пам'яті, вихідний регістр 9, блок вихідних ключів 10, елементи АБО 11 - 14, елементи І 15 - 18, блок 19 контролю запису інформації, формувач 20 імпульсів, блок 21 коду початкового стану і блок 22 формування сигналу готовності. 1 мул.