Idt Багатопортовий пам'ять як вона працює

  • компоненти
    для бездротової
    зв'язку
  • ВЧ / НВЧ компоненти

    Багатопортовий пам'ять: як вона працює? (частина 1)


    Рис.1. Структура двухпортового статичного ОЗУ

    На відміну від статичного елемента звичайного ОЗУ (рис.2, а) елементарна осередок двухпортовой пам'яті реалізована на шести транзисторах (рис.2, б). Основу осередку становить статичний тригер, виконаний на транзисторах Q1, Q2. Ключовими транзисторами Q3, Q4 тригер з'єднаний з розрядними шинами P_L, P'_L, а ключовими транзисторами Q5, Q6 - з розрядними шинами P_R, P'_R. За цим шинам до триггеру підводиться під час запису і відводиться при зчитуванні інформація. Ключові транзистори затворами з'єднані з шинами вибору рядка ROW SELECT_L і ROW SELECT_R відповідно. При порушенні рядки одним з сигналів вибірки ключові транзистори відкриваються і підключають входи-виходи тригера до розрядним шинам.


    A)

    Б)
    Мал. 2 Статичний елемент звичайного (а) і двухпортового (б) ОЗУ


    1. Класифікація Багатопортовий пам'яті виробництва IDT Inc.

    Серед мікросхем Багатопортовий пам'яті, вироблених IDT Inc. налічується понад 100 різновидів. За способом виконання зовнішнього інтерфейсу серед них можна виділити наступні сімейства: Asynchronous Dual-Port RAMs, Synchronous Dual-Port RAMs, Bank-Switchable Dual-Port RAMs, FourPort RAMs і SARAMs. У табл.1 наведені короткі характеристики кожного з сімейств.

    3.3В і 5В, х8, х9, х16, х18, х36, tA = 10нс, до 4Мбіт;
  • два незалежних інтерфейсу для доступу до осередків пам'яті;
  • вбудована арбітражна логіка;
  • семафори для синхронізації паралельного доступу до банків даних в масиві пам'яті;
  • лінії формування запитів на переривання;

  • система "провідний / ведений" для нарощування розрядності.

    3.3В і 5В, х8, х9, х16, х18, х36, до 166МГц, до 4Мбіт;
  • два незалежних інтерфейсу для доступу до осередків пам'яті;
  • роздільні сигнали синхронізації для кожного з портів;

  • внутрішні лічильники для виконання операцій пакетного зчитування і запису даних.

    2. Принцип роботи асинхронного двухпортового ОЗУ

    У всіх схемах з асинхронним доступом до загальних ресурсів неминуче виникають конфліктні ситуації. Стосовно до Двопортовий ОЗУ, конфлікти виникають при одночасному зверненні двох незалежних активних пристроїв до однієї і тієї ж осередку пам'яті в процесі виконання наступних операцій:
    • запис через порт L - запис через порт R;
    • запис через порт L - читання через порт R;


    Рис.3. Структура арбітражної логіки

    Семафори. Семафори - це програмні арбітри, які регулюють черговість звернення двох або більше незалежних активних пристроїв до загального ресурсу. Механізм дії семафорів в Двопортовий ОЗУ заснований на тому, що кілька осередків пам'яті, що не входять в робочий простір, використовуються як покажчики зайнятості певних сегментів (банків) пам'яті. Нульовий код в семафорі відповідає зайнятому банку, а ненульовий - вільному. Алгоритм програмного арбітражу характеризується наступною послідовністю дій:
    активний пристрій формує запит на звернення до банку пам'яті шляхом запису "0" в відповідному полі, що використовується як семафор;
  • активний пристрій зчитує стан семафора, порівнює отриманий код з нульовим кодом і, якщо банк зайнятий (код ненульовий) переходить в стан очікування;
  • якщо банк вільний, активний пристрій отримує доступ до його вмісту;

  • активний пристрій закінчує обмін і звільняє займану банк пам'яті шляхом запису "1" до відповідного семафор.

    • Семафорная логіка містить два тригера-засувки і логічні елементи 2І-НЕ, з'єднані за схемою тригера для формування сигналів зайнятості банку GRANT '(рис.4).


    Рис.4. Схема формування сигналів зайнятості банку пам'яті


    Рис.5. Схема формування сигналів запитів на переривання

    Система провідний / ведений. Нарощування інформаційної ємності Двопортовий ОЗУ досягається шляхом з'єднання всіх однойменних висновків мікросхем, крім CE '( "вибір кристала"). Сигнал CE 'забезпечує звернення тільки до одного пристрою в модулі пам'яті в кожен момент часу. Висновки сигналів зайнятості в цьому випадку з'єднуються за схемою "монтажне АБО".
    Нарощування розрядності шин даних (рис.6) здійснюється шляхом з'єднання всіх однойменних входів мікросхем, крім інформаційних, і характеризується однією особливістю: c метою запобігання тупикових ситуацій (одночасна видача сигналів зайнятості для обох портів) використовується система "провідний / ведений", що передбачає застосування мікросхем двопортовий статичних ОЗУ з різною реалізацією арбітражної логіки. Перший тип арбітражної логіки носить назву "MASTER" і забезпечує можливість роботи мікросхем пам'яті в режимах "звичайний" або "ведучий" (формує сигнали BUSY'_L, BUSY'_R). Другий тип носить назву "SLAVE" і забезпечує можливість роботи тільки в режимі "ведений" (приймає сигнали зайнятості, сформовані провідним пристроєм). Як приклади "MASTER / SLAVE" пристроїв можна привести такі: IDT7130 (M) / IDT7140 (S), IDT7132 (M) / IDT7142 (S), IDT7133 (M) / IDT7143 (S).


    Рис.6. Нарощування розрядності Двопортовий ОЗУ

    Додаткові функції. Більшість мікросхем двухпортовой пам'яті підтримує організацію обміну даними між шинами з різним форматом слова. Для цього в складі пам'яті передбачена можливість незалежного звернення до байтам в слові даних. Необхідна розрядність шини даних кожного порту задається апаратно за допомогою спеціальних керуючих висновків. Як приклад розглянемо як реалізована ця функція в мікросхемі IDT70V657S 32Kx36 DUAL-PORT RAM. Під управлінням сигналів BE3 ', BE2', BE1 'і BE0' задається наступний порядок доступу до даних в пам'яті:
    • BE3 '= 1, BE2' = 1, BE1 '= 1 і BE0' = 0 - дозвіл доступу до байту 0;
    • BE3 '= 1, BE2' = 1, BE1 '= 0 і BE0' = 1 - дозвіл доступу до байту 1;
    • BE3 '= 1, BE2' = 0, BE1 '= 1 і BE0' = 1 - дозвіл доступу до байту 2;
    • BE3 '= 1, BE2' = 1, BE1 '= 0 і BE0' = 1 - дозвіл доступу до байту 3;
    BE3 '= 1, BE2' = 1, BE1 '= 0 і BE0' = 0 - дозвіл доступу до двом молодшим байтам;
  • BE3 '= 0, BE2' = 0, BE1 '= 1 і BE0' = 1 - дозвіл доступу до двох старших байтів;
  • BE3 '= 0, BE2' = 0, BE1 '= 0 і BE0' = 0 - дозвіл доступу до всього слову.

    • Підводячи підсумок, назвемо основні сфери застосування мікросхем Багатопортовий пам'яті. До них відносяться мережеві пристрої з розділяються ресурсами і багатопроцесорні пристрої обробки даних. Як приклади можна привести ATM і Ethernet комутатори і маршрутизатори, базові станції, пристрої промислової автоматики на базі DSP. У наступній статті ми продовжимо розгляд класів Багатопортовий пам'яті виробництва корпорації IDT, описавши структуру і принцип роботи Synchronous Dual-Port RAMs, Bank-Switchable Dual-Port RAMs і SARAMs.

    Схожі статті