У міру розвитку цифрових мікросхем виникло протиріччя між можливим ступенем інтеграції і номенклатурою випущених мікросхем. Економічно виправдано було випускати мікросхеми середньої інтеграції, таких як регістри. лічильники. суматори. Більш складні схеми доводилося створювати з цих вузлів. Розмістити більш складну схему на напівпровідниковому кристалі не було проблем, але це було виправдано або дуже великий серійністю апаратури, або ціною апаратури (військова, авіаційна або космічна). Замовні мікросхеми не могли задовольнити що виникла потреба в мініатюризації апаратури. Рішення могло бути тільки одним - надати розробникам апаратури можливість змінювати внутрішню структуру мікросхеми (програмувати).
Історія розвитку програмованих логічних інтегральних схем (ПЛІС) починається з появи програмованих постійних запам'ятовуючих пристроїв. Перший час програмовані ПЗП використовувалися виключно для зберігання даних, однак незабаром їх стали застосовувати для реалізації цифрових комбінаційних пристроїв з довільною таблицею істинності. Як недолік подібного рішення слід зазначити експоненціальне зростання складності пристрою в залежності від кількості входів. Додавання одного додаткового входу цифрового пристрою призводить до подвоєння необхідної кількості елементів пам'яті ПЗУ. Це не дозволяє реалізувати багатовхіді комбінаційні цифрові схеми.
Для реалізації цифрових комбінаційних пристроїв з великим числом входів були розроблені програмовані логічні матриці (ПЛМ). В іноземній літературі вони отримали назву - Programmable Logic Arrays (PLA). Саме програмовані логічні матриці можна вважати першими програмованими логічними інтегральними схемами (Programmable Logic Devices - PLDs). ПЛМ набули широкого поширення в якості перших універсальних мікросхем великий інтеграції.
Класифікація ПЛІС
В даний час програмовані логічні інтегральні схеми розвиваються за кількома напрямками, тому виникла необхідність як то розрізняти ці мікросхеми. Класифікація програмованих логічних інтегральних схем (ПЛІС) приведена на малюнку 1.
Малюнок 1. Класифікація програмованих логічних інтегральних схем (ПЛІС)
Слід зазначити, що програмовані логічні матриці (ПЛМ) реалізують добре відомі принципи створення цифрової комбінаційної схеми по таблиці істинності (СДНФ). Застосування постійних запам'ятовуючих пристроїв (ПЗУ) в якості комбінаційної схеми дозволяє взагалі обійтися без складання комбінаційної функції і її мінімізації. Області застосування цих мікросхем відразу визначилися. ПЗУ застосовувалися для створення комбінаційних схем з малою кількістю входів. При зростанні кількості входів складність внутрішнього устрою ПЗУ і його ціна різко зростали (за квадратичним законом). ПЛМ дозволяли реалізовувати таблиці істинності з відносно малою кількістю одиничних сигналів на виході і великою кількістю вхідних сигналів, або добре мінімізує логічні функції.
Спочатку цифрові пристрої з пам'яттю реалізовували або на декількох ПЛМ, або додавали зовнішні тригери. потім стали включати їх до складу програмованих логічних пристроїв. У міру збільшення ступеня інтеграції мікросхем виникла необхідність об'єднувати отримані складні мікросхеми на одному кристалі. В результаті виникли складні програмовані логічні пристрої (CPLD). У них з'явилася можливість програмувати не тільки таблицю істинності комбінаційного пристрою, але і лінії з'єднання входів і виходів ПЛД між собою. Таким чином можна вважати CPLD подальшим розвитком ПЛМ і ПЛД.
Точно так же розвивалися цифрові пристрої на ПЗУ. Спочатку до їх виходів додали тригер. Природно надали можливість відключати його при необхідності. Потім кілька цих схем розмістили на одному кристалі і надали можливість програмувати з'єднання їх входів і виходів між собою. Подібні пристрої називаються FPGA.
Разом зі статтею "Програмовані логічні інтегральні схеми (ПЛІС)" читають: