Що є що на logways умовні позначення цифрових сигналів і портів, цифровий тракт

Що є що на logways умовні позначення цифрових сигналів і портів, цифровий тракт
У світі цифрової схемотехніки є свої правила, яких варто дотримуватися, щоб найбільш ясно викладати мову і, в свою чергу, щоб мене правильно зрозуміли.

Наприклад, назви портів компонентів рекомендується називати відповідно до їх функціями. Нижче наведу список сигналів і портів цифрових компонентів:

CLK - позначає вхідний тактових сигнал в тригерах, лічильниках, регістрах і т.д .; сигнал синхронізації по високій частоті; може бути тільки у вигляді одиночної лінії.

D, DATA, DIN - означає вхідний сигнал даних, що підлягають подальшій обробці; може бути і у вигляді одиночної лінії, і у вигляді шини

EN - вхід дозволу роботи пристрою

WR - вхід дозволу запису (наприклад, для пристроїв пам'яті)

RESET, SCLR - вхід синхронного скидання в стан "0" (це означає, що скидання станеться по фронту сигналу CLK в тому випадку, якщо RESET активний)

CLR, ACLR - вхід асинхронного скидання в стан "0" (це означає, що скидання станеться відразу ж, як тільки CLR стане активним)

Q, DOUT - вихід цифрового пристрою; може бути у вигляді одиночної лінії або у вигляді шини

РЄ - вхід дозволу прийому синхросигналу

UP - вхід, що дозволяє лічильнику рахунок вгору

DOWN - вхід, що дозволяє лічильнику рахунок вниз

INCDEC - вхід, в залежності від стану якого, дозволяється рахунок або вгору, або вниз

LOAD, LD - сигнал, що дозволяє паралельну завантаження даних

L - дані в паралельному коді

ASET - асинхронна установка пристрою в стан "1" (це означає, що при активному рівні на ASET виходу пристрою присвоюється значення '1')

SSET - синхронна завантаження пристрою (це означає, що установка виходу пристрою в логічну одиницю відбудеться по фронту сигналу CLK в тому випадку, якщо сигнал SSET активний)

AINIT - асинхронна ініціалізація (це означає, що при активному рівні на порте AINIT виходу пристрою присвоюється деяке початкове двоичное значення «за умовчанням»)

SINIT - синхронна ініціалізація (це означає, що присвоєння виходу пристрою деякого заданого довічного значення «за умовчанням» відбудеться по фронту сигналу CLK в тому випадку, якщо сигнал SINIT активний

LSB - молодший біт

MSB - старший біт

SEL, SE - вибір; селекція

CS - вибір кристала або доступ до пам'яті

NC - вільний висновок, що не має жодного внутрішнього соедініенія в елементі

VCC, U - виведення живлення від джерела напруги; також означає прив'язку до логічної "1"

GND - загальний висновок, земля, корпус; також означає прив'язку до логічного "0"