Суматор - це вузол, в якому виконується арифметична операція підсумовування цифрових кодів двох двійкових чисел. Числа в будь-який позиційній системі числення складаються поразрядно. Тому скласти двійкові числа можна при наявності вузлів, що реалізують підсумовування цифр одного розряду доданків з урахуванням можливого перенесення з сусіднього молодшого розряду. До таких вузлів відносять однорозрядні комбінаційні полусумматора і суматори.
Комбінаційний полусумматор HS призначений для підсумовування двох однорозрядних двійкових чисел ai і bi. Таблиця істинності полусумматора приведена на рис. 4.45. а. Сума Si дорівнює одиниці в тому випадку, коли одиниця встановлена на вході ai або на вході bi. При одночасному появі на входах одиниць формується сигнал перенесення Pi + 1.
Логічні вирази, які описують поведінку вихідних сигналів:
Сигнал Si описується формулою, що іменується «логічна нерівнозначність», або «сума по mod 2», сигнал перенесення - логічної кон'юнкція ai і bi.
Функціональна схема, яка реалізує дані залежності, наведена на рис. 4.45, б. Схема містить два інвертора, логічний елемент 2І-2І-АБО, осередок 2И і два інвертора, має два входи ai і bi. виходи - Si і Pi + 1. є сумою і перенесенням відповідно.
Пристрій можна реалізувати на логічних елементах І, АБО (рис. 4.46, а). Основною вимогою, що пред'являються до нього, є отримання максимального швидкодії при мінімальному числі послідовно включених елементів.
Полусумматор має два входи і придатний для використання в молодшому розряді суматора (a0. B0). На виході молодшого розряду може виникнути перенесення p1. і суматор другого розряду повинен мати три входи - a1. b1. p1. Суматор на три входи можна уявити як послідовне включення двох полусумматора: перший підсумовує розряди a1. b1 і формує проміжні значення суми і перенесення. Другий полусумматор складає перенесення з попереднього розряду pi з проміжною сумою. Вирази для вихідних сигналів запишуться в наступному вигляді:
На підставі цих виразів можна побудувати суматор на двох полусумматора.
Однорозрядних комбінаційний суматор SM призначений для підсумовування трьох однорозрядних двійкових чисел: ai. bi і pi. має два виходи: вихід суми - Si і вихід перенесення в наступний розряд - Pi + 1. На входи ai. bi надходять значення сумміруемих цифр даного розряду, на вхід pi - значення перенесення з сусіднього молодшого розряду. Функціонування трехвходового суматора представлено в табл. на рис 4.47. Там же показано його умовне графічне позначення.
На основі таблиці істинності (рис. 4.47, а) переключательние функції в СДНФ для Si і Si + 1 будуть мати такий вигляд:
Мінімізуємо отримані вирази за допомогою карт Вейча (рис. 4.48).
Мінімізоване логічне вираз для результату перенесення в наступний розряд Pi + 1 знайдемо по карті Карно:
Функцію Gi називають функцією генерації (формування) поразрядного перенесення i -го розряду, а Ti - функцією передачі (поширення) перенесення для i -го розряду. Si = pi RiNi.
Аналіз таблиці для Si показує, що перемикальна функція спрощення не піддається. Тоді перетворимо цей вислів за допомогою правил алгебри логіки. Об'єднаймо перший і четвертий, другий і третій минтермов, а їх загальні співмножники (pi і) винесемо за дужки:
Введемо позначення: логічну рівнозначність як = (ai bi), логічну нерівнозначності Ni = (ai) і запишемо
З огляду на, що Ni = і навпаки Ri =. можна записати
Ці вирази виглядають компактно, але вони не мінімізовані. І все ж мінімізацію можна здійснити. По таблиці істинності (див. Рис. 4.47. А) можна зробити висновок, що кон'юнкція інвертованого вихідного сигналу з логічної сумою (ai Ú bi Ú pi) і (ai bi pi) формують Si:
Рівність можна довести алгебраїчно. Сигнал переносу запишемо у вигляді
Функціональна схема пристрою, виконана за двома останніми виразами, наведена на рис. 4.49.
Мікросхема К555ІМ5 - два однорозрядних повних суматора, виконує операцію складання трьох однорозрядних чисел в двійковому коді з урахуванням перенесення молодшого розряду в старший (рис. 4.50.).
Стан вихідних рівнів схеми в залежності від станів на входах A. B і Pn відповідає показаним в таблиці на рис. 4. 47, а. Високий і низький рівні сигналу на виходах схеми S і Pn + 1 встановлюються при наявності високого і низького рівнів на всіх входах мікросхеми.
4.6.2 багаторозрядні виконавчі суматори
Залежно від способу введення кодів доданків, суматори поділяються на два типи: послідовного і паралельного дії.
Залежно від способу введення кодів доданків, суматори поділяються на два типи: послідовного і паралельного дії.
У суматори першого типу коди чисел вводяться в послідовній формі, тобто розряд за розрядом (молодшим розрядом вперед), в суматори другого типу кожне з доданків подається в паралельній формі, т. е. одночасно всіма розрядами.
Суматор послідовної дії (рис. 4.51.) Має в своєму складі однорозрядних повний суматор SM (D 8), три універсальних регістра RG 1, RG 2, RG 3, тригер запам'ятовування сигналу переносу типу D (D 9), ланцюги управління, що включають тригери D l, D2 і логічні осередки і, АБО (D 3, D 4, D 5). Перед початком роботи тригери і регістри переводяться в вихідний нульовий стан імпульсом початкової установки (Reset). Потім за допомогою сигналу «Запис», тригер D l переводиться в одиничний стан, і тактирующие імпульси починають завантаження доданків А і В у регістри RG 1 і RG 2, починаючи з молодших розрядів. Після закінчення завантаження на вході суматора виставлені біти a0 і b0 і сигнал переносу P0 = 0, при цьому на виході суматора встановляться результат суми S0 і сигнал переносу P1.
За допомогою сигналу «Сум.», Пристрій переводиться в режим побітного арифметичного додавання чисел А і В. При цьому тактирующие імпульси ТИ надходять на всі три регістра одночасно і на тригер запам'ятовування перенесення. Після закінчення підсумовування результат зафіксований в вихідному регістрі RG 3, а сигнал перенесення в тригері пам'яті D 9.
Розглядається пристрій при незначних змінах дозволяє реалізувати найрізноманітніші схеми роботи.
Недоліком послідовних сумматоров є невисока швидкодія. Максимальний час підсумовування такої схеми tсум = n t0. де t0 - період проходження тактових сигналів, a n - розрядність доданків. Крім того, при такій побудові неможливо здійснення циклічного перенесення, тобто додаток одиниці переносу зі старшого розряду в молодший розряд суми.
Паралельний суматор комбінаційного типу будується на основі каскадного з'єднання однорозрядних комбінаційних суматорів. Вони можуть виконуватися з послідовним, паралельним і груповим переносом.
Суматор з порозрядним послідовним переносом паралельної дії складається з окремих розрядів, кожен з яких містить однорозрядних повний суматор (рис. 4.52.).
У суматорі цього типу перенесення поширюється послідовно від розряду до розряду разом з формуванням суми в кожному окремому розряді. При найбільш несприятливих умовах перенесення відбудеться у всіх розрядах доданків. Максимальний час перенесення складе
де t1 - час формування переносу в одному розряді,
n - число розрядів суматора.
Даний тип суматора найбільш простий з точки зору побудови схеми і ланцюгів перенесення, але має порівняно невисоку швидкодію.
Типовим представником комбінаційного суматора з послідовним переносом є чотирьохрозрядний суматор К155ІМЗ.